在一般电路中，通常认为，两个开关串联构成“与”逻辑，两个开关并联构成“或”逻辑（相当于水管的不同连接方式给水流提供通路）。而在CMOS复合管电路中，分为两部分——PMOS和NMOS部分，其中PMOS部分导通，则会导致输出1，NMOS导通则会导致输出0。
对于某个表达式Y=\overline{\text{(A+B)(C+D)}}，为了分析NMOS何时导通，即为分析Y何时输出0。注意！这里的“+”和"."之所以被称为“或门”和“与门”，是因为我们认为0表示假（或不导通），1表示真（或导通）。因此，为了便于画出电路，我们希望将NMOS导通与表达式结果为1联系起来（即正逻辑），那么，我们转而分析\overline{\text{Y}}的情况，当\overline{\text{Y}}=1时表示导通。显然，\overline{\text{Y}}=(A+B)(C+D)，这时候就可以完美映射水管模型了。
对于PMOS的部分，虽然PMOS导通意味着Y=1（即正逻辑），但由于PMOS输入为0时才导通，这相当于在每个输入上加了一个非门，我们需要在保证表达式真值表不变的情况下，为每个输入加上非门。此时，PMOS电路等效于NMOS电路，且因为PMOS部分的导通本身就与表达式结果为1相关，因此，我们不需要像上面一样分析\overline{\text{Y}}，而只需要分析Y。为了通过变换在保证表达式等效的情况下为每个输入加上非门，我们可以让表达式整体加上两个非门（如果最外层已有一个非门则不需要加），然后通过德摩根律将其中一个非门下放到所有输入即可。