半小时速通ZYNQ PL端发送数据到PS DDR
本文章来自网友朔望，我为代发前言ZYNQ开发过程中PL与PSDDR数据交互属于老生常谈的问题了，国内销售开发板的通常是介绍一些开源的DMA实现，这种方式在使用VIVADOBLOCKDESIGN时会比较麻烦，为此本文介绍X…
分类：数字集成电路与体系结构
奇数阶分频器的设计方法
综述我们知道，如果我们需要设计一个二分频的分频器，只需要在时钟的上升沿（或下降沿，不过习惯上一般使用上升沿）翻转输出信号，而设计一个四分频的分频器，只需要在时钟的第二个上升沿反转输出信号，设计一个六分频的分频器，则需要在…
AXI总线总结
综述本文参考分析整理总结了AMBAAXIandACEProtocolSpecification文档的AXI总线协议规范部分，错误之处欢迎指出。AMBAAXI协议支持高性能高频的系统设计，该协议拥有以下优点：适合高带宽和低…
串联元件系统的可靠性
所谓串联元件系统，是指多个元件互相串联组成的一个系统，其中任何一个元件损坏，都会导致整个系统损坏。这里假设各个元件之间独立且符合指数分布。假设随机变量[katex]T[/katex]表示寿命：定义可靠度[katex]R(…
AHB总线总结
0x00综述AHB总线拥有多个版本：AMBA2AHB-是AHB的第一个发行版，该版本使用了一对握手信号（总线请求和总线授权）用于多个主设备之间的请求仲裁。多层AHB设计-ARMAMBA设计套件产品中包含了名为AHB总线矩…
APB总线总结
0x00综述APB的全称为AdvancedPeripheralBus，即先进外设接口，该总线主要用于和低速以及低功耗的外设通信，该总线中唯一的主设备为APBBridge，而其它的外设均为从设备。其中，APBBridge可…
CMOS复合管电路的构造方法
在一般电路中，通常认为，两个开关串联构成“与”逻辑，两个开关并联构成“或”逻辑（相当于水管的不同连接方式给水流提供通路）。而在CMOS复合管电路中，分为两部分——PMOS和NMOS部分，其中PMOS部分导通，则会导致输出…
Cache设计总结
0x00综述本文主要参考了姚永斌的《超标量处理器设计》Cache存在的意义在于解决时间相关性与空间相关性问题。目前现代的超标量处理器都是哈佛结构，为了让高速处理器匹配低速的存储器，通常采用的多级Cache结构。其中，通常…
动态分支预测方法总结
0x00综述本文主要参考了姚永斌的《超标量处理器设计》在现代处理器中，动态分支预测技术在提升处理器IPC方面非常重要，这篇文章总结了常见的各种动态分支预测方法。0x01最简单的方法——直接使用上次分支的结果我们考虑下面的…
Gshare预测方法与混合预测
本文由本人翻译网页https://news.mynavi.jp/article/architecture-172/的内容，如有错误欢迎指出Gshare预测方法在使用传统全局历史分支预测方法时，为了做出更好的预测，通常是通…